英特尔IEDM 2024：超越极限，开创封装新纪元

封装技术领域的革命性突破：超越界限，引领未来

智慧科技

　　 芯东西12月16日报道，在IEDM2024（2024年IEEE国际电子器件会议）上，英特尔代工展示了多项关键技术突破，涵盖先进封装、晶体管微缩以及互连缩放等领域，旨在促进半导体行业在未来十年乃至更长时间内的发展。

　　 英特尔通过优化封装技术将芯片封装的吞吐量提升了多达100倍，研究了使用铜材料的晶体管在开发未来的制程节点时可能遇到的互连微缩限制，并继续为先进的全环绕栅极（GAA）晶体管及其他相关技术制定和规划晶体管的发展蓝图。

　　 这些技术进展源自英特尔代工服务中专注于开发创新制程和封装技术的研究团队。部分将在IEDM2024上展示的论文是由英特尔代工与其他合作伙伴共同完成的。

　　 随着行业致力于在2030年前实现在单个芯片上集成一万亿个晶体管的目标，先进的封装技术、晶体管的缩小以及互联的微缩等创新突破对于未来提供更高性能、更高能效和更具成本效益的计算解决方案显得尤为重要。

　　 一、先进封装：异构集成新方案，将吞吐量提升多达100倍

　　 英特尔代工服务推出了一种名为选择性层转移（Selective Layer Transfer, SLT）的先进封装技术，这种技术能够在芯片封装过程中将吞吐量提升高达100倍，从而实现芯片间封装的超快速组装。 这项技术的发布无疑为半导体行业注入了新的活力。它不仅能够显著提高生产效率，还可能改变当前的芯片设计和制造流程。对于追求高性能计算和高密度集成的行业来说，SLT技术的出现是一个重要的里程碑。随着这一技术的进一步发展和应用，我们有望看到更加高效、灵活的芯片封装解决方案，这将极大地推动整个行业的进步和发展。

　　 与传统的芯片到晶圆键合技术相比，选择性层转移技术不仅能够使芯片的尺寸变得更小，还能让纵横比变得更高。这项技术的进步意味着在未来电子设备的小型化和高性能化方面，我们有望看到更多的突破。随着这种技术的发展，未来的智能手机和其他便携式设备可能会更加轻薄，同时性能也会更加强大。这无疑是一个令人振奋的消息，因为这意味着科技的不断进步正在推动我们的生活方式发生深刻的变化。

　　 该方案的核心思路是通过晶圆到晶圆连接的高吞吐量技术，来增强芯片到晶圆连接的灵活性与能力。这一方法不仅提升了超薄芯粒的集成效率，而且通过更高的功能密度满足了市场需求。此外，结合混合键合（hybrid bonding）或融合键合（fusion bonding）工艺，这一解决方案不仅提供了更大的灵活性，同时在成本效益方面也表现出色。这使得来自不同晶圆的芯粒可以被更有效地封装在一起，从而推动半导体行业向更高层次发展。 这样的技术创新对于提升半导体行业的整体水平具有重要意义。它不仅为超薄芯粒的广泛应用铺平了道路，同时也展示了在提高生产效率的同时降低成本的可能性。未来，随着此类技术的进一步发展与应用，我们有理由期待半导体产品将在性能和成本方面取得更加显著的进步。

　　 这为AI应用提供了一种更高效、更灵活的架构。

　　 相应的技术论文名为《选择性层转移：业界领先的异构集成技术》，作者包括Adel Elsherbini、Tushar Talukdar、Thomas Sounart等人。

　　 二、晶体管微缩：不断减小栅极长度，研究采用新型材料取代硅

　　 晶体管技术进步一直是英特尔的主业之一。

　　 在最先进的全环绕栅极（GAA）晶体管领域，英特尔代工展示了其硅基RibbionFET CMOS（互补金属氧化物半导体）技术，同时引入了用于微缩的2D场效应晶体管（2DFETs）的栅氧化层（gate oxide）模块，以进一步提升设备性能。 英特尔此次展示的技术不仅展示了其在半导体制造领域的领先地位，也体现了其对未来技术发展的前瞻性布局。通过引入这些新技术，英特尔有望在未来的竞争中占据更有利的位置，同时也为整个行业的发展提供了新的方向和动力。

　　 为了进一步提升RibbonFETGAA晶体管的微缩技术，英特尔代工展示了栅极长度为6纳米、硅层厚度仅为1.7纳米的硅基RibbonFET CMOS晶体管。这一成果不仅显著缩短了栅极长度并减少了沟道厚度，同时在抑制短沟道效应和提升性能方面达到了行业顶尖水平。 这种技术突破无疑将为半导体行业带来深远影响。随着芯片尺寸不断缩小，如何有效控制短沟道效应成为关键挑战之一。英特尔此次展示的新技术，不仅在工艺上取得了重大进展，也为未来高性能、低功耗的芯片设计提供了新的可能性。这不仅体现了英特尔在先进制程研发上的持续投入与创新能力，也预示着整个行业可能迎来一次重要的技术革新。

　　 英特尔代工正在研究一个渐进式的发展步骤，将沟道材料由传统材料替换为其它材料，比如2D材料。他们判断一旦将基于硅的沟道性能推至极限，采用2D材料的GAA晶体管很有可能会成为下一步发展的合理方向。

　　 为了在CFET（互补场效应晶体管）技术之外进一步推动GAA（全环绕栅极）工艺的发展，英特尔代工展示了其在2D GAAN MOS（N型金属氧化物半导体）和PMOS（P型金属氧化物半导体）晶体管制造方面的最新研究进展。这次的研究重点在于优化栅氧化层模块，成功将晶体管的栅极长度缩小至30纳米。这项研究还介绍了行业内对2D TMD（过渡金属二硫化物）半导体材料的关注，这些材料在未来可能成为硅的有力替代品，在先进晶体管工艺中发挥重要作用。 这一系列的研究成果不仅体现了英特尔在晶体管微缩技术上的持续突破，也展示了其对未来半导体材料探索的决心。随着半导体行业的不断发展，寻找能够替代硅的新材料显得尤为重要。TMD材料因其独特的物理特性，可能在未来的高性能计算和低功耗设备中扮演关键角色。英特尔的这些努力不仅有助于提升现有技术的性能，也为整个半导体产业提供了新的方向和发展机遇。

　　 GaN作为一种用于功率器件和射频（RF）器件的新材料，其性能优于硅，并且能够承受更高的电压和温度。英特尔代工团队发现，在数据中心领域，硅材料在电力传输方面的表现已接近极限，而以300毫米GaN（氮化镓）为代表的其他材料体系成为一种极具潜力的替代选择。

　　 在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底上，英特尔成功制造了业界领先的高性能微缩增强型GaNMOSHEMT（金属氧化物半导体高电子迁移率晶体管）。这种先进的GaN-on-TRSOI工艺通过减少信号损失，提高了信号线性度，并提供了基于衬底背部处理的先进集成方案，从而显著提升了功率器件和射频器件的应用性能。 这种技术的进步不仅展示了英特尔在半导体制造领域的领先地位，还意味着未来电子产品在性能和效率方面将有更大的提升空间。随着5G通信、电动汽车以及可穿戴设备等市场的不断扩展，此类创新技术的应用前景十分广阔。这将推动整个行业的技术革新，加速相关产品的迭代升级。

　　 三、互连缩放：改善芯片内互连，最高将线间电容降低25%

　　 铜互连技术正逐渐接近其发展的终点。随着线宽持续缩小，铜导线的电阻率呈现出指数级的增长，这已经达到了无法容忍的地步。尽管晶体管尺寸不断减小，使得它们能够更加紧密地排列并具备更强大的功能，但现有的布线技术却无法满足将这些晶体管全部连接起来的需求。

　　 取得突破的一个方法是减成法钌互连技术（subtractive Ruthenium）。

　　 当间距小于或等于25纳米时，使用减成法钌互连技术能够实现的空气间隙最多可以将线间电容减少25%，这有助于优化芯片内部连接，从而提高芯片性能。

　　 具体而言，减成法钌互连技术通过采用钌这种新型且关键的金属化材料，结合薄膜电阻率和空气间隙技术，显著推动了互连微缩的进步。这项技术不仅展示了钌材料在降低电阻和提高导电性方面的潜力，还为半导体行业提供了新的解决方案。随着对高性能芯片需求的不断增长，减成法钌互连技术有望在未来几年内成为行业标准，进一步推动集成电路的小型化和性能提升。 这种创新技术不仅有助于解决当前互连技术面临的挑战，如电阻增加和信号延迟等问题，还可能引领下一代半导体制造工艺的发展方向。钌材料的应用不仅拓宽了半导体材料的选择范围，还为工程师们提供了更多的设计自由度，以应对未来复杂芯片设计的需求。

　　 英特尔代工率先在研发测试设备上展示了一种可行、可量产、具有成本效益的减成法钌互连技术，该工艺引入空气间隙，无需通孔周围昂贵的光刻空气间隙区域（lithographic airgap exclusion zone），也不需要使用选择性蚀刻的自对准通孔（self-aligned via）。这表明该技术作为一种金属化方案，在紧密间距层中替代铜镶嵌工艺的优势。

　　 该解决方案有望在英特尔代工的后续制程节点中得到应用，或许能够研究出合适的下一代互连技术，使其与未来的晶体管及封装技术相匹配。

　　 近日，一篇题为《利用空气间隙的减成法钌互连技术》的技术论文引起了广泛关注。该论文由Ananya Dutta、Askhit Peer以及Christopher Jezewski共同撰写，详细介绍了他们如何通过创新的减成法工艺，在半导体制造领域取得了一项重要突破。 这项研究不仅展示了钌材料在集成电路中的潜在应用价值，还特别强调了空气间隙技术对于降低电阻和提高互连性能的重要作用。这一发现有望显著提升芯片的运行效率与稳定性，特别是在高密度集成系统中，这种技术的应用前景尤为广阔。 总体而言，这篇论文的发布标志着半导体技术领域的一项重要进展，它不仅为未来的芯片设计提供了新的思路，也预示着在不久的将来，我们可能会见证到更加高效、可靠的电子设备诞生。这一研究成果无疑将激发更多科研人员探索新材料与新技术的热情，并可能引领新一轮的技术革新浪潮。

　　 结语：三大创新着力点，推动AI向能效更高发展

　　 在IEDM 2024会议上，英特尔代工服务分享了他们对未来先进封装和晶体管微缩技术发展的展望。这三个关键技术领域的创新将推动AI在未来十年内朝着更高能效的方向迈进。 首先，英特尔强调了在先进封装技术上的突破，这不仅能够提升芯片性能，还能显著降低功耗。其次，晶体管微缩技术的持续进步为更小、更快、更节能的计算设备铺平了道路。最后，英特尔还提出了新的材料和结构设计，这些创新有望进一步优化晶体管的性能和效率。 这些进展预示着AI技术将不再受限于能源消耗的问题，从而实现更加广泛和深入的应用。随着技术的发展，我们期待看到更多创新成果能够转化为实际产品，为未来的智能计算提供更强的支持。

　　 1、先进的内存集成技术（Memory Integration），旨在解决存储容量、带宽和延迟的问题；2、采用混合键合技术以优化互联带宽；3、模块化系统及其对应的连接解决方案。

　　 新型材料的研发对于增强英特尔的PowerVia背面供电技术至关重要，这有助于缓解互连瓶颈，并进一步推进晶体管的微缩。这一进展对于持续推动摩尔定律和促进面向人工智能时代的半导体技术创新具有深远意义。 这种技术的进步不仅能够提高芯片性能，还可能为未来的半导体设计开辟新的道路。随着人工智能应用需求的不断增长，确保半导体技术的持续创新显得尤为关键。新型材料的应用有望解决当前的技术瓶颈，从而为更强大的计算能力铺平道路。

　　 同时，英特尔代工服务发起倡议，致力于研发关键性和革命性的技术，继续推进晶体管的缩小进程，努力迈向“万亿晶体管时代”。

　　 英特尔在研发能够于超低电压（低于300毫伏）下工作的晶体管方面取得了重要进展，这有望显著缓解当前面临的热瓶颈问题，并大幅降低功耗和改善散热性能。 这项技术突破不仅展示了半导体行业在提高能效方面的持续努力，而且也为未来的芯片设计提供了新的可能性。随着设备越来越小型化和功能越来越强大，功耗和散热成为制约其发展的关键因素。通过采用这种能在超低电压下运行的新技术，未来的产品不仅能提供更长的电池寿命，还能减少因过热导致的性能下降，从而提升用户体验。这标志着半导体技术向前迈出了一大步，有望为整个科技产业带来深远影响。

　　 其团队认为，应对能源挑战的一个方法是使用超低功耗的高性能晶体管。这不仅需要在实验室里制造出这样的晶体管，还需要能够大规模生产数以万亿计的此类晶体管，确保它们具有足够的性能、稳定性和可靠性，从而能够应用于实际产品中。