2030 年，三星引领技术革新：推出1000层NAND闪存及400层晶圆键合技术

突破极限，引领未来：三星推出超强1000层NAND闪存及颠覆性400层晶圆键合技术

　　 2月26日消息，三星电子DS部门的CTO宋在赫在上周于旧金山举行的国际固态电路会议（ISSCC）上发表了主题演讲。他在演讲中详细介绍了三星在晶圆键合、低温蚀刻以及钼材料应用方面的最新进展。这些技术创新不仅展示了三星在半导体领域的领先地位，也为未来的芯片设计提供了新的可能性。特别是钼材料的应用，可能为解决当前芯片制造中的热管理问题带来突破性的解决方案。这表明三星持续投入研发，致力于推动半导体行业的技术进步。

　　 据介绍，这些技术将首先应用于400层的NAND闪存技术，并且他还表示，“键合技术可以用于在NAND区域实现超过1000层的堆叠”。

　　 注：晶圆键合技术涉及分别生产外围晶圆和核心晶圆，随后将两者结合以形成单一的半导体产品。

　　 宋部长当天公开展示了1000层NAND的“Multi-BVNAND”结构PPT（上图），通过堆叠四片晶圆（22）来突破结构限制。实际上，早在2022年的硅谷“2022年三星技术日”活动上，三星就已经承诺在2030年之前开发出1000层NAND。 这一展示不仅体现了三星在半导体领域的持续创新和技术领先地位，同时也表明公司在面对未来存储需求不断增长的背景下，正积极布局下一代存储技术的研发。从长远来看，这种技术进步有助于推动整个行业的发展，并为消费者带来更高效、更可靠的存储解决方案。

　　 当然，三星电子并不是唯一一家研究这些结构的公司。全球第二大 NAND 闪存企业铠侠也在研究类似的“多栈 CBA (CMOS directly Bonded to Array)”，其目标是到 2027 年开发出 1000 层 3D NAND。

　　 长江存储则将该技术命名为“Xtacking”，且早在 100 层以下的产品就已经开始应用，而长江存储目前正在量产 270 层的 NAND 闪存。据 ZDNet 周一报道，三星将为此与长江存储建立合作关系。

　　 据报道，三星此前在NAND闪存生产过程中采用了COP（Cell on Peripheral）技术，即将外围电路置于晶圆的一侧，而存储单元则堆叠在另一侧。不过，随着技术进步，层数不断增加，这种设计导致下层外围电路承受的压力增大，从而影响了整体的可靠性。 从这一变化可以看出，三星在追求更高密度存储单元的同时，也面临着如何平衡结构复杂性和产品可靠性的挑战。这不仅考验着制造商的技术实力，也提醒我们，技术创新往往伴随着新的难题需要解决。未来，或许会看到更多创新的设计来应对这些挑战。

　　 业内人士表示，在单个晶圆上仅通过单元堆叠的方式最多可堆叠约 500 层 NAND，要想实现三星承诺的 1000 层 NAND 则不可避免地用到多片晶圆。

　　 除晶圆键合技术外，三星还展示了为下一代 NAND 的大批量量产而准备的低温蚀刻和钼沉积等创新技术。

　　 低温蚀刻预计将用于 400 层或以上的 NAND 通孔，目前东京电子（TEL）与 Lam Research 正在开发相关设备。

　　 低温蚀刻设备的最大优势在于其能在极低温度下实现高速蚀刻，从而降低NAND蚀刻过程中的层叠问题。在这方面，三星电子和SK海力士分别选择了TEL设备和Lam Research设备。

　　 三星计划在字线材料中引入钼（Mo）元素，以替代传统的钨（W）和氮化钛（TiN）材料，这有望显著降低晶体管的电阻率。这项技术革新不仅展示了三星在半导体领域的领先地位，也预示着未来芯片制造技术的潜在突破。 从行业角度来看，这一变化可能引发整个半导体行业的技术竞赛。引入新的材料和技术可能会推动更多创新，同时也可能带来供应链和成本方面的新挑战。然而，对于消费者而言，这无疑是一个好消息，因为更先进的技术通常意味着更快、更高效的电子产品。

　　 业内人士指出：“通过钨技术能够达到的最小层高已经接近极限。若采用钼技术，则可在此基础上再减少30%到40%。目前，东京电子（TEL）和泛林半导体（Lam）都在这个领域展开竞争，而泛林半导体公司已经为三星电子提供了多台钼沉积设备。”

　　 据材料行业专家透露：“随着新兴技术的不断引入，材料市场将紧随设备市场之后迎来重大变革。从下一代NAND闪存技术起，前驱体、蚀刻液以及工艺气体等诸多领域都将发生巨大变化。”

　　 相关阅读：

　　 《消息称三星与长江存储重磅合作，V10 NAND 将使用中国企业专利》